1374 lines
42 KiB
C
1374 lines
42 KiB
C
/* Capstone Disassembly Engine, https://www.capstone-engine.org */
|
|
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
|
|
/* Rot127 <unisono@quyllur.org> 2022-2024 */
|
|
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */
|
|
|
|
/* LLVM-commit: <commit> */
|
|
/* LLVM-tag: <tag> */
|
|
|
|
/* Do not edit. */
|
|
|
|
/* Capstone's LLVM TableGen Backends: */
|
|
/* https://github.com/capstone-engine/llvm-capstone */
|
|
|
|
"invalid", // MIPS_INS_INVALID
|
|
"abs", // MIPS_INS_ABS
|
|
"align", // MIPS_INS_ALIGN
|
|
"beql", // MIPS_INS_BEQL
|
|
"bge", // MIPS_INS_BGE
|
|
"bgel", // MIPS_INS_BGEL
|
|
"bgeu", // MIPS_INS_BGEU
|
|
"bgeul", // MIPS_INS_BGEUL
|
|
"bgt", // MIPS_INS_BGT
|
|
"bgtl", // MIPS_INS_BGTL
|
|
"bgtu", // MIPS_INS_BGTU
|
|
"bgtul", // MIPS_INS_BGTUL
|
|
"ble", // MIPS_INS_BLE
|
|
"blel", // MIPS_INS_BLEL
|
|
"bleu", // MIPS_INS_BLEU
|
|
"bleul", // MIPS_INS_BLEUL
|
|
"blt", // MIPS_INS_BLT
|
|
"bltl", // MIPS_INS_BLTL
|
|
"bltu", // MIPS_INS_BLTU
|
|
"bltul", // MIPS_INS_BLTUL
|
|
"bnel", // MIPS_INS_BNEL
|
|
"b", // MIPS_INS_B
|
|
"beq", // MIPS_INS_BEQ
|
|
"bne", // MIPS_INS_BNE
|
|
"cftc1", // MIPS_INS_CFTC1
|
|
"cttc1", // MIPS_INS_CTTC1
|
|
"dmul", // MIPS_INS_DMUL
|
|
"dmulo", // MIPS_INS_DMULO
|
|
"dmulou", // MIPS_INS_DMULOU
|
|
"drol", // MIPS_INS_DROL
|
|
"dror", // MIPS_INS_DROR
|
|
"ddiv", // MIPS_INS_DDIV
|
|
"drem", // MIPS_INS_DREM
|
|
"ddivu", // MIPS_INS_DDIVU
|
|
"dremu", // MIPS_INS_DREMU
|
|
"jal", // MIPS_INS_JAL
|
|
"ld", // MIPS_INS_LD
|
|
"lwm", // MIPS_INS_LWM
|
|
"la", // MIPS_INS_LA
|
|
"dla", // MIPS_INS_DLA
|
|
"li", // MIPS_INS_LI
|
|
"dli", // MIPS_INS_DLI
|
|
"li_d", // MIPS_INS_LI_D
|
|
"li_s", // MIPS_INS_LI_S
|
|
"mftacx", // MIPS_INS_MFTACX
|
|
"mftc0", // MIPS_INS_MFTC0
|
|
"mftc1", // MIPS_INS_MFTC1
|
|
"mftdsp", // MIPS_INS_MFTDSP
|
|
"mftgpr", // MIPS_INS_MFTGPR
|
|
"mfthc1", // MIPS_INS_MFTHC1
|
|
"mfthi", // MIPS_INS_MFTHI
|
|
"mftlo", // MIPS_INS_MFTLO
|
|
"mttacx", // MIPS_INS_MTTACX
|
|
"mttc0", // MIPS_INS_MTTC0
|
|
"mttc1", // MIPS_INS_MTTC1
|
|
"mttdsp", // MIPS_INS_MTTDSP
|
|
"mttgpr", // MIPS_INS_MTTGPR
|
|
"mtthc1", // MIPS_INS_MTTHC1
|
|
"mtthi", // MIPS_INS_MTTHI
|
|
"mttlo", // MIPS_INS_MTTLO
|
|
"mul", // MIPS_INS_MUL
|
|
"mulo", // MIPS_INS_MULO
|
|
"mulou", // MIPS_INS_MULOU
|
|
"nor", // MIPS_INS_NOR
|
|
"addiu", // MIPS_INS_ADDIU
|
|
"andi", // MIPS_INS_ANDI
|
|
"subu", // MIPS_INS_SUBU
|
|
"trunc_w_d", // MIPS_INS_TRUNC_W_D
|
|
"trunc_w_s", // MIPS_INS_TRUNC_W_S
|
|
"rol", // MIPS_INS_ROL
|
|
"ror", // MIPS_INS_ROR
|
|
"s_d", // MIPS_INS_S_D
|
|
"sd", // MIPS_INS_SD
|
|
"div", // MIPS_INS_DIV
|
|
"seq", // MIPS_INS_SEQ
|
|
"sge", // MIPS_INS_SGE
|
|
"sgeu", // MIPS_INS_SGEU
|
|
"sgt", // MIPS_INS_SGT
|
|
"sgtu", // MIPS_INS_SGTU
|
|
"sle", // MIPS_INS_SLE
|
|
"sleu", // MIPS_INS_SLEU
|
|
"slt", // MIPS_INS_SLT
|
|
"sltu", // MIPS_INS_SLTU
|
|
"sne", // MIPS_INS_SNE
|
|
"rem", // MIPS_INS_REM
|
|
"swm", // MIPS_INS_SWM
|
|
"saa", // MIPS_INS_SAA
|
|
"saad", // MIPS_INS_SAAD
|
|
"divu", // MIPS_INS_DIVU
|
|
"remu", // MIPS_INS_REMU
|
|
"ulh", // MIPS_INS_ULH
|
|
"ulhu", // MIPS_INS_ULHU
|
|
"ulw", // MIPS_INS_ULW
|
|
"ush", // MIPS_INS_USH
|
|
"usw", // MIPS_INS_USW
|
|
"absq_s_ph", // MIPS_INS_ABSQ_S_PH
|
|
"absq_s_qb", // MIPS_INS_ABSQ_S_QB
|
|
"absq_s_w", // MIPS_INS_ABSQ_S_W
|
|
"add", // MIPS_INS_ADD
|
|
"addiupc", // MIPS_INS_ADDIUPC
|
|
"addiur1sp", // MIPS_INS_ADDIUR1SP
|
|
"addiur2", // MIPS_INS_ADDIUR2
|
|
"addius5", // MIPS_INS_ADDIUS5
|
|
"addiusp", // MIPS_INS_ADDIUSP
|
|
"addqh_ph", // MIPS_INS_ADDQH_PH
|
|
"addqh_r_ph", // MIPS_INS_ADDQH_R_PH
|
|
"addqh_r_w", // MIPS_INS_ADDQH_R_W
|
|
"addqh_w", // MIPS_INS_ADDQH_W
|
|
"addq_ph", // MIPS_INS_ADDQ_PH
|
|
"addq_s_ph", // MIPS_INS_ADDQ_S_PH
|
|
"addq_s_w", // MIPS_INS_ADDQ_S_W
|
|
"addr_ps", // MIPS_INS_ADDR_PS
|
|
"addsc", // MIPS_INS_ADDSC
|
|
"adds_a_b", // MIPS_INS_ADDS_A_B
|
|
"adds_a_d", // MIPS_INS_ADDS_A_D
|
|
"adds_a_h", // MIPS_INS_ADDS_A_H
|
|
"adds_a_w", // MIPS_INS_ADDS_A_W
|
|
"adds_s_b", // MIPS_INS_ADDS_S_B
|
|
"adds_s_d", // MIPS_INS_ADDS_S_D
|
|
"adds_s_h", // MIPS_INS_ADDS_S_H
|
|
"adds_s_w", // MIPS_INS_ADDS_S_W
|
|
"adds_u_b", // MIPS_INS_ADDS_U_B
|
|
"adds_u_d", // MIPS_INS_ADDS_U_D
|
|
"adds_u_h", // MIPS_INS_ADDS_U_H
|
|
"adds_u_w", // MIPS_INS_ADDS_U_W
|
|
"addu16", // MIPS_INS_ADDU16
|
|
"adduh_qb", // MIPS_INS_ADDUH_QB
|
|
"adduh_r_qb", // MIPS_INS_ADDUH_R_QB
|
|
"addu", // MIPS_INS_ADDU
|
|
"addu_ph", // MIPS_INS_ADDU_PH
|
|
"addu_qb", // MIPS_INS_ADDU_QB
|
|
"addu_s_ph", // MIPS_INS_ADDU_S_PH
|
|
"addu_s_qb", // MIPS_INS_ADDU_S_QB
|
|
"addvi_b", // MIPS_INS_ADDVI_B
|
|
"addvi_d", // MIPS_INS_ADDVI_D
|
|
"addvi_h", // MIPS_INS_ADDVI_H
|
|
"addvi_w", // MIPS_INS_ADDVI_W
|
|
"addv_b", // MIPS_INS_ADDV_B
|
|
"addv_d", // MIPS_INS_ADDV_D
|
|
"addv_h", // MIPS_INS_ADDV_H
|
|
"addv_w", // MIPS_INS_ADDV_W
|
|
"addwc", // MIPS_INS_ADDWC
|
|
"add_a_b", // MIPS_INS_ADD_A_B
|
|
"add_a_d", // MIPS_INS_ADD_A_D
|
|
"add_a_h", // MIPS_INS_ADD_A_H
|
|
"add_a_w", // MIPS_INS_ADD_A_W
|
|
"addi", // MIPS_INS_ADDI
|
|
"aluipc", // MIPS_INS_ALUIPC
|
|
"and", // MIPS_INS_AND
|
|
"and16", // MIPS_INS_AND16
|
|
"andi16", // MIPS_INS_ANDI16
|
|
"andi_b", // MIPS_INS_ANDI_B
|
|
"and_v", // MIPS_INS_AND_V
|
|
"append", // MIPS_INS_APPEND
|
|
"asub_s_b", // MIPS_INS_ASUB_S_B
|
|
"asub_s_d", // MIPS_INS_ASUB_S_D
|
|
"asub_s_h", // MIPS_INS_ASUB_S_H
|
|
"asub_s_w", // MIPS_INS_ASUB_S_W
|
|
"asub_u_b", // MIPS_INS_ASUB_U_B
|
|
"asub_u_d", // MIPS_INS_ASUB_U_D
|
|
"asub_u_h", // MIPS_INS_ASUB_U_H
|
|
"asub_u_w", // MIPS_INS_ASUB_U_W
|
|
"aui", // MIPS_INS_AUI
|
|
"auipc", // MIPS_INS_AUIPC
|
|
"aver_s_b", // MIPS_INS_AVER_S_B
|
|
"aver_s_d", // MIPS_INS_AVER_S_D
|
|
"aver_s_h", // MIPS_INS_AVER_S_H
|
|
"aver_s_w", // MIPS_INS_AVER_S_W
|
|
"aver_u_b", // MIPS_INS_AVER_U_B
|
|
"aver_u_d", // MIPS_INS_AVER_U_D
|
|
"aver_u_h", // MIPS_INS_AVER_U_H
|
|
"aver_u_w", // MIPS_INS_AVER_U_W
|
|
"ave_s_b", // MIPS_INS_AVE_S_B
|
|
"ave_s_d", // MIPS_INS_AVE_S_D
|
|
"ave_s_h", // MIPS_INS_AVE_S_H
|
|
"ave_s_w", // MIPS_INS_AVE_S_W
|
|
"ave_u_b", // MIPS_INS_AVE_U_B
|
|
"ave_u_d", // MIPS_INS_AVE_U_D
|
|
"ave_u_h", // MIPS_INS_AVE_U_H
|
|
"ave_u_w", // MIPS_INS_AVE_U_W
|
|
"b16", // MIPS_INS_B16
|
|
"baddu", // MIPS_INS_BADDU
|
|
"bal", // MIPS_INS_BAL
|
|
"balc", // MIPS_INS_BALC
|
|
"balign", // MIPS_INS_BALIGN
|
|
"balrsc", // MIPS_INS_BALRSC
|
|
"bbeqzc", // MIPS_INS_BBEQZC
|
|
"bbit0", // MIPS_INS_BBIT0
|
|
"bbit032", // MIPS_INS_BBIT032
|
|
"bbit1", // MIPS_INS_BBIT1
|
|
"bbit132", // MIPS_INS_BBIT132
|
|
"bbnezc", // MIPS_INS_BBNEZC
|
|
"bc", // MIPS_INS_BC
|
|
"bc16", // MIPS_INS_BC16
|
|
"bc1eqz", // MIPS_INS_BC1EQZ
|
|
"bc1eqzc", // MIPS_INS_BC1EQZC
|
|
"bc1f", // MIPS_INS_BC1F
|
|
"bc1fl", // MIPS_INS_BC1FL
|
|
"bc1nez", // MIPS_INS_BC1NEZ
|
|
"bc1nezc", // MIPS_INS_BC1NEZC
|
|
"bc1t", // MIPS_INS_BC1T
|
|
"bc1tl", // MIPS_INS_BC1TL
|
|
"bc2eqz", // MIPS_INS_BC2EQZ
|
|
"bc2eqzc", // MIPS_INS_BC2EQZC
|
|
"bc2nez", // MIPS_INS_BC2NEZ
|
|
"bc2nezc", // MIPS_INS_BC2NEZC
|
|
"bclri_b", // MIPS_INS_BCLRI_B
|
|
"bclri_d", // MIPS_INS_BCLRI_D
|
|
"bclri_h", // MIPS_INS_BCLRI_H
|
|
"bclri_w", // MIPS_INS_BCLRI_W
|
|
"bclr_b", // MIPS_INS_BCLR_B
|
|
"bclr_d", // MIPS_INS_BCLR_D
|
|
"bclr_h", // MIPS_INS_BCLR_H
|
|
"bclr_w", // MIPS_INS_BCLR_W
|
|
"beqc", // MIPS_INS_BEQC
|
|
"beqic", // MIPS_INS_BEQIC
|
|
"beqz16", // MIPS_INS_BEQZ16
|
|
"beqzalc", // MIPS_INS_BEQZALC
|
|
"beqzc", // MIPS_INS_BEQZC
|
|
"beqzc16", // MIPS_INS_BEQZC16
|
|
"bgec", // MIPS_INS_BGEC
|
|
"bgeic", // MIPS_INS_BGEIC
|
|
"bgeiuc", // MIPS_INS_BGEIUC
|
|
"bgeuc", // MIPS_INS_BGEUC
|
|
"bgez", // MIPS_INS_BGEZ
|
|
"bgezal", // MIPS_INS_BGEZAL
|
|
"bgezalc", // MIPS_INS_BGEZALC
|
|
"bgezall", // MIPS_INS_BGEZALL
|
|
"bgezals", // MIPS_INS_BGEZALS
|
|
"bgezc", // MIPS_INS_BGEZC
|
|
"bgezl", // MIPS_INS_BGEZL
|
|
"bgtz", // MIPS_INS_BGTZ
|
|
"bgtzalc", // MIPS_INS_BGTZALC
|
|
"bgtzc", // MIPS_INS_BGTZC
|
|
"bgtzl", // MIPS_INS_BGTZL
|
|
"binsli_b", // MIPS_INS_BINSLI_B
|
|
"binsli_d", // MIPS_INS_BINSLI_D
|
|
"binsli_h", // MIPS_INS_BINSLI_H
|
|
"binsli_w", // MIPS_INS_BINSLI_W
|
|
"binsl_b", // MIPS_INS_BINSL_B
|
|
"binsl_d", // MIPS_INS_BINSL_D
|
|
"binsl_h", // MIPS_INS_BINSL_H
|
|
"binsl_w", // MIPS_INS_BINSL_W
|
|
"binsri_b", // MIPS_INS_BINSRI_B
|
|
"binsri_d", // MIPS_INS_BINSRI_D
|
|
"binsri_h", // MIPS_INS_BINSRI_H
|
|
"binsri_w", // MIPS_INS_BINSRI_W
|
|
"binsr_b", // MIPS_INS_BINSR_B
|
|
"binsr_d", // MIPS_INS_BINSR_D
|
|
"binsr_h", // MIPS_INS_BINSR_H
|
|
"binsr_w", // MIPS_INS_BINSR_W
|
|
"bitrev", // MIPS_INS_BITREV
|
|
"bitrevw", // MIPS_INS_BITREVW
|
|
"bitswap", // MIPS_INS_BITSWAP
|
|
"blez", // MIPS_INS_BLEZ
|
|
"blezalc", // MIPS_INS_BLEZALC
|
|
"blezc", // MIPS_INS_BLEZC
|
|
"blezl", // MIPS_INS_BLEZL
|
|
"bltc", // MIPS_INS_BLTC
|
|
"bltic", // MIPS_INS_BLTIC
|
|
"bltiuc", // MIPS_INS_BLTIUC
|
|
"bltuc", // MIPS_INS_BLTUC
|
|
"bltz", // MIPS_INS_BLTZ
|
|
"bltzal", // MIPS_INS_BLTZAL
|
|
"bltzalc", // MIPS_INS_BLTZALC
|
|
"bltzall", // MIPS_INS_BLTZALL
|
|
"bltzals", // MIPS_INS_BLTZALS
|
|
"bltzc", // MIPS_INS_BLTZC
|
|
"bltzl", // MIPS_INS_BLTZL
|
|
"bmnzi_b", // MIPS_INS_BMNZI_B
|
|
"bmnz_v", // MIPS_INS_BMNZ_V
|
|
"bmzi_b", // MIPS_INS_BMZI_B
|
|
"bmz_v", // MIPS_INS_BMZ_V
|
|
"bnec", // MIPS_INS_BNEC
|
|
"bnegi_b", // MIPS_INS_BNEGI_B
|
|
"bnegi_d", // MIPS_INS_BNEGI_D
|
|
"bnegi_h", // MIPS_INS_BNEGI_H
|
|
"bnegi_w", // MIPS_INS_BNEGI_W
|
|
"bneg_b", // MIPS_INS_BNEG_B
|
|
"bneg_d", // MIPS_INS_BNEG_D
|
|
"bneg_h", // MIPS_INS_BNEG_H
|
|
"bneg_w", // MIPS_INS_BNEG_W
|
|
"bneic", // MIPS_INS_BNEIC
|
|
"bnez16", // MIPS_INS_BNEZ16
|
|
"bnezalc", // MIPS_INS_BNEZALC
|
|
"bnezc", // MIPS_INS_BNEZC
|
|
"bnezc16", // MIPS_INS_BNEZC16
|
|
"bnvc", // MIPS_INS_BNVC
|
|
"bnz_b", // MIPS_INS_BNZ_B
|
|
"bnz_d", // MIPS_INS_BNZ_D
|
|
"bnz_h", // MIPS_INS_BNZ_H
|
|
"bnz_v", // MIPS_INS_BNZ_V
|
|
"bnz_w", // MIPS_INS_BNZ_W
|
|
"bovc", // MIPS_INS_BOVC
|
|
"bposge32", // MIPS_INS_BPOSGE32
|
|
"bposge32c", // MIPS_INS_BPOSGE32C
|
|
"break", // MIPS_INS_BREAK
|
|
"break16", // MIPS_INS_BREAK16
|
|
"brsc", // MIPS_INS_BRSC
|
|
"bseli_b", // MIPS_INS_BSELI_B
|
|
"bsel_v", // MIPS_INS_BSEL_V
|
|
"bseti_b", // MIPS_INS_BSETI_B
|
|
"bseti_d", // MIPS_INS_BSETI_D
|
|
"bseti_h", // MIPS_INS_BSETI_H
|
|
"bseti_w", // MIPS_INS_BSETI_W
|
|
"bset_b", // MIPS_INS_BSET_B
|
|
"bset_d", // MIPS_INS_BSET_D
|
|
"bset_h", // MIPS_INS_BSET_H
|
|
"bset_w", // MIPS_INS_BSET_W
|
|
"byterevw", // MIPS_INS_BYTEREVW
|
|
"bz_b", // MIPS_INS_BZ_B
|
|
"bz_d", // MIPS_INS_BZ_D
|
|
"bz_h", // MIPS_INS_BZ_H
|
|
"bz_v", // MIPS_INS_BZ_V
|
|
"bz_w", // MIPS_INS_BZ_W
|
|
"beqz", // MIPS_INS_BEQZ
|
|
"bnez", // MIPS_INS_BNEZ
|
|
"bteqz", // MIPS_INS_BTEQZ
|
|
"btnez", // MIPS_INS_BTNEZ
|
|
"cache", // MIPS_INS_CACHE
|
|
"cachee", // MIPS_INS_CACHEE
|
|
"ceil_l_d", // MIPS_INS_CEIL_L_D
|
|
"ceil_l_s", // MIPS_INS_CEIL_L_S
|
|
"ceil_w_d", // MIPS_INS_CEIL_W_D
|
|
"ceil_w_s", // MIPS_INS_CEIL_W_S
|
|
"ceqi_b", // MIPS_INS_CEQI_B
|
|
"ceqi_d", // MIPS_INS_CEQI_D
|
|
"ceqi_h", // MIPS_INS_CEQI_H
|
|
"ceqi_w", // MIPS_INS_CEQI_W
|
|
"ceq_b", // MIPS_INS_CEQ_B
|
|
"ceq_d", // MIPS_INS_CEQ_D
|
|
"ceq_h", // MIPS_INS_CEQ_H
|
|
"ceq_w", // MIPS_INS_CEQ_W
|
|
"cfc1", // MIPS_INS_CFC1
|
|
"cfc2", // MIPS_INS_CFC2
|
|
"cfcmsa", // MIPS_INS_CFCMSA
|
|
"cins", // MIPS_INS_CINS
|
|
"cins32", // MIPS_INS_CINS32
|
|
"class_d", // MIPS_INS_CLASS_D
|
|
"class_s", // MIPS_INS_CLASS_S
|
|
"clei_s_b", // MIPS_INS_CLEI_S_B
|
|
"clei_s_d", // MIPS_INS_CLEI_S_D
|
|
"clei_s_h", // MIPS_INS_CLEI_S_H
|
|
"clei_s_w", // MIPS_INS_CLEI_S_W
|
|
"clei_u_b", // MIPS_INS_CLEI_U_B
|
|
"clei_u_d", // MIPS_INS_CLEI_U_D
|
|
"clei_u_h", // MIPS_INS_CLEI_U_H
|
|
"clei_u_w", // MIPS_INS_CLEI_U_W
|
|
"cle_s_b", // MIPS_INS_CLE_S_B
|
|
"cle_s_d", // MIPS_INS_CLE_S_D
|
|
"cle_s_h", // MIPS_INS_CLE_S_H
|
|
"cle_s_w", // MIPS_INS_CLE_S_W
|
|
"cle_u_b", // MIPS_INS_CLE_U_B
|
|
"cle_u_d", // MIPS_INS_CLE_U_D
|
|
"cle_u_h", // MIPS_INS_CLE_U_H
|
|
"cle_u_w", // MIPS_INS_CLE_U_W
|
|
"clo", // MIPS_INS_CLO
|
|
"clti_s_b", // MIPS_INS_CLTI_S_B
|
|
"clti_s_d", // MIPS_INS_CLTI_S_D
|
|
"clti_s_h", // MIPS_INS_CLTI_S_H
|
|
"clti_s_w", // MIPS_INS_CLTI_S_W
|
|
"clti_u_b", // MIPS_INS_CLTI_U_B
|
|
"clti_u_d", // MIPS_INS_CLTI_U_D
|
|
"clti_u_h", // MIPS_INS_CLTI_U_H
|
|
"clti_u_w", // MIPS_INS_CLTI_U_W
|
|
"clt_s_b", // MIPS_INS_CLT_S_B
|
|
"clt_s_d", // MIPS_INS_CLT_S_D
|
|
"clt_s_h", // MIPS_INS_CLT_S_H
|
|
"clt_s_w", // MIPS_INS_CLT_S_W
|
|
"clt_u_b", // MIPS_INS_CLT_U_B
|
|
"clt_u_d", // MIPS_INS_CLT_U_D
|
|
"clt_u_h", // MIPS_INS_CLT_U_H
|
|
"clt_u_w", // MIPS_INS_CLT_U_W
|
|
"clz", // MIPS_INS_CLZ
|
|
"cmpgdu_eq_qb", // MIPS_INS_CMPGDU_EQ_QB
|
|
"cmpgdu_le_qb", // MIPS_INS_CMPGDU_LE_QB
|
|
"cmpgdu_lt_qb", // MIPS_INS_CMPGDU_LT_QB
|
|
"cmpgu_eq_qb", // MIPS_INS_CMPGU_EQ_QB
|
|
"cmpgu_le_qb", // MIPS_INS_CMPGU_LE_QB
|
|
"cmpgu_lt_qb", // MIPS_INS_CMPGU_LT_QB
|
|
"cmpu_eq_qb", // MIPS_INS_CMPU_EQ_QB
|
|
"cmpu_le_qb", // MIPS_INS_CMPU_LE_QB
|
|
"cmpu_lt_qb", // MIPS_INS_CMPU_LT_QB
|
|
"cmp_af_d", // MIPS_INS_CMP_AF_D
|
|
"cmp_af_s", // MIPS_INS_CMP_AF_S
|
|
"cmp_eq_d", // MIPS_INS_CMP_EQ_D
|
|
"cmp_eq_ph", // MIPS_INS_CMP_EQ_PH
|
|
"cmp_eq_s", // MIPS_INS_CMP_EQ_S
|
|
"cmp_le_d", // MIPS_INS_CMP_LE_D
|
|
"cmp_le_ph", // MIPS_INS_CMP_LE_PH
|
|
"cmp_le_s", // MIPS_INS_CMP_LE_S
|
|
"cmp_lt_d", // MIPS_INS_CMP_LT_D
|
|
"cmp_lt_ph", // MIPS_INS_CMP_LT_PH
|
|
"cmp_lt_s", // MIPS_INS_CMP_LT_S
|
|
"cmp_saf_d", // MIPS_INS_CMP_SAF_D
|
|
"cmp_saf_s", // MIPS_INS_CMP_SAF_S
|
|
"cmp_seq_d", // MIPS_INS_CMP_SEQ_D
|
|
"cmp_seq_s", // MIPS_INS_CMP_SEQ_S
|
|
"cmp_sle_d", // MIPS_INS_CMP_SLE_D
|
|
"cmp_sle_s", // MIPS_INS_CMP_SLE_S
|
|
"cmp_slt_d", // MIPS_INS_CMP_SLT_D
|
|
"cmp_slt_s", // MIPS_INS_CMP_SLT_S
|
|
"cmp_sueq_d", // MIPS_INS_CMP_SUEQ_D
|
|
"cmp_sueq_s", // MIPS_INS_CMP_SUEQ_S
|
|
"cmp_sule_d", // MIPS_INS_CMP_SULE_D
|
|
"cmp_sule_s", // MIPS_INS_CMP_SULE_S
|
|
"cmp_sult_d", // MIPS_INS_CMP_SULT_D
|
|
"cmp_sult_s", // MIPS_INS_CMP_SULT_S
|
|
"cmp_sun_d", // MIPS_INS_CMP_SUN_D
|
|
"cmp_sun_s", // MIPS_INS_CMP_SUN_S
|
|
"cmp_ueq_d", // MIPS_INS_CMP_UEQ_D
|
|
"cmp_ueq_s", // MIPS_INS_CMP_UEQ_S
|
|
"cmp_ule_d", // MIPS_INS_CMP_ULE_D
|
|
"cmp_ule_s", // MIPS_INS_CMP_ULE_S
|
|
"cmp_ult_d", // MIPS_INS_CMP_ULT_D
|
|
"cmp_ult_s", // MIPS_INS_CMP_ULT_S
|
|
"cmp_un_d", // MIPS_INS_CMP_UN_D
|
|
"cmp_un_s", // MIPS_INS_CMP_UN_S
|
|
"copy_s_b", // MIPS_INS_COPY_S_B
|
|
"copy_s_d", // MIPS_INS_COPY_S_D
|
|
"copy_s_h", // MIPS_INS_COPY_S_H
|
|
"copy_s_w", // MIPS_INS_COPY_S_W
|
|
"copy_u_b", // MIPS_INS_COPY_U_B
|
|
"copy_u_h", // MIPS_INS_COPY_U_H
|
|
"copy_u_w", // MIPS_INS_COPY_U_W
|
|
"crc32b", // MIPS_INS_CRC32B
|
|
"crc32cb", // MIPS_INS_CRC32CB
|
|
"crc32cd", // MIPS_INS_CRC32CD
|
|
"crc32ch", // MIPS_INS_CRC32CH
|
|
"crc32cw", // MIPS_INS_CRC32CW
|
|
"crc32d", // MIPS_INS_CRC32D
|
|
"crc32h", // MIPS_INS_CRC32H
|
|
"crc32w", // MIPS_INS_CRC32W
|
|
"ctc1", // MIPS_INS_CTC1
|
|
"ctc2", // MIPS_INS_CTC2
|
|
"ctcmsa", // MIPS_INS_CTCMSA
|
|
"cvt_d_s", // MIPS_INS_CVT_D_S
|
|
"cvt_d_w", // MIPS_INS_CVT_D_W
|
|
"cvt_d_l", // MIPS_INS_CVT_D_L
|
|
"cvt_l_d", // MIPS_INS_CVT_L_D
|
|
"cvt_l_s", // MIPS_INS_CVT_L_S
|
|
"cvt_ps_pw", // MIPS_INS_CVT_PS_PW
|
|
"cvt_ps_s", // MIPS_INS_CVT_PS_S
|
|
"cvt_pw_ps", // MIPS_INS_CVT_PW_PS
|
|
"cvt_s_d", // MIPS_INS_CVT_S_D
|
|
"cvt_s_l", // MIPS_INS_CVT_S_L
|
|
"cvt_s_pl", // MIPS_INS_CVT_S_PL
|
|
"cvt_s_pu", // MIPS_INS_CVT_S_PU
|
|
"cvt_s_w", // MIPS_INS_CVT_S_W
|
|
"cvt_w_d", // MIPS_INS_CVT_W_D
|
|
"cvt_w_s", // MIPS_INS_CVT_W_S
|
|
"c_eq_d", // MIPS_INS_C_EQ_D
|
|
"c_eq_s", // MIPS_INS_C_EQ_S
|
|
"c_f_d", // MIPS_INS_C_F_D
|
|
"c_f_s", // MIPS_INS_C_F_S
|
|
"c_le_d", // MIPS_INS_C_LE_D
|
|
"c_le_s", // MIPS_INS_C_LE_S
|
|
"c_lt_d", // MIPS_INS_C_LT_D
|
|
"c_lt_s", // MIPS_INS_C_LT_S
|
|
"c_nge_d", // MIPS_INS_C_NGE_D
|
|
"c_nge_s", // MIPS_INS_C_NGE_S
|
|
"c_ngle_d", // MIPS_INS_C_NGLE_D
|
|
"c_ngle_s", // MIPS_INS_C_NGLE_S
|
|
"c_ngl_d", // MIPS_INS_C_NGL_D
|
|
"c_ngl_s", // MIPS_INS_C_NGL_S
|
|
"c_ngt_d", // MIPS_INS_C_NGT_D
|
|
"c_ngt_s", // MIPS_INS_C_NGT_S
|
|
"c_ole_d", // MIPS_INS_C_OLE_D
|
|
"c_ole_s", // MIPS_INS_C_OLE_S
|
|
"c_olt_d", // MIPS_INS_C_OLT_D
|
|
"c_olt_s", // MIPS_INS_C_OLT_S
|
|
"c_seq_d", // MIPS_INS_C_SEQ_D
|
|
"c_seq_s", // MIPS_INS_C_SEQ_S
|
|
"c_sf_d", // MIPS_INS_C_SF_D
|
|
"c_sf_s", // MIPS_INS_C_SF_S
|
|
"c_ueq_d", // MIPS_INS_C_UEQ_D
|
|
"c_ueq_s", // MIPS_INS_C_UEQ_S
|
|
"c_ule_d", // MIPS_INS_C_ULE_D
|
|
"c_ule_s", // MIPS_INS_C_ULE_S
|
|
"c_ult_d", // MIPS_INS_C_ULT_D
|
|
"c_ult_s", // MIPS_INS_C_ULT_S
|
|
"c_un_d", // MIPS_INS_C_UN_D
|
|
"c_un_s", // MIPS_INS_C_UN_S
|
|
"cmp", // MIPS_INS_CMP
|
|
"cmpi", // MIPS_INS_CMPI
|
|
"dadd", // MIPS_INS_DADD
|
|
"daddi", // MIPS_INS_DADDI
|
|
"daddiu", // MIPS_INS_DADDIU
|
|
"daddu", // MIPS_INS_DADDU
|
|
"dahi", // MIPS_INS_DAHI
|
|
"dalign", // MIPS_INS_DALIGN
|
|
"dati", // MIPS_INS_DATI
|
|
"daui", // MIPS_INS_DAUI
|
|
"dbitswap", // MIPS_INS_DBITSWAP
|
|
"dclo", // MIPS_INS_DCLO
|
|
"dclz", // MIPS_INS_DCLZ
|
|
"deret", // MIPS_INS_DERET
|
|
"dext", // MIPS_INS_DEXT
|
|
"dextm", // MIPS_INS_DEXTM
|
|
"dextu", // MIPS_INS_DEXTU
|
|
"di", // MIPS_INS_DI
|
|
"dins", // MIPS_INS_DINS
|
|
"dinsm", // MIPS_INS_DINSM
|
|
"dinsu", // MIPS_INS_DINSU
|
|
"div_s_b", // MIPS_INS_DIV_S_B
|
|
"div_s_d", // MIPS_INS_DIV_S_D
|
|
"div_s_h", // MIPS_INS_DIV_S_H
|
|
"div_s_w", // MIPS_INS_DIV_S_W
|
|
"div_u_b", // MIPS_INS_DIV_U_B
|
|
"div_u_d", // MIPS_INS_DIV_U_D
|
|
"div_u_h", // MIPS_INS_DIV_U_H
|
|
"div_u_w", // MIPS_INS_DIV_U_W
|
|
"dlsa", // MIPS_INS_DLSA
|
|
"dmfc0", // MIPS_INS_DMFC0
|
|
"dmfc1", // MIPS_INS_DMFC1
|
|
"dmfc2", // MIPS_INS_DMFC2
|
|
"dmfgc0", // MIPS_INS_DMFGC0
|
|
"dmod", // MIPS_INS_DMOD
|
|
"dmodu", // MIPS_INS_DMODU
|
|
"dmt", // MIPS_INS_DMT
|
|
"dmtc0", // MIPS_INS_DMTC0
|
|
"dmtc1", // MIPS_INS_DMTC1
|
|
"dmtc2", // MIPS_INS_DMTC2
|
|
"dmtgc0", // MIPS_INS_DMTGC0
|
|
"dmuh", // MIPS_INS_DMUH
|
|
"dmuhu", // MIPS_INS_DMUHU
|
|
"dmult", // MIPS_INS_DMULT
|
|
"dmultu", // MIPS_INS_DMULTU
|
|
"dmulu", // MIPS_INS_DMULU
|
|
"dotp_s_d", // MIPS_INS_DOTP_S_D
|
|
"dotp_s_h", // MIPS_INS_DOTP_S_H
|
|
"dotp_s_w", // MIPS_INS_DOTP_S_W
|
|
"dotp_u_d", // MIPS_INS_DOTP_U_D
|
|
"dotp_u_h", // MIPS_INS_DOTP_U_H
|
|
"dotp_u_w", // MIPS_INS_DOTP_U_W
|
|
"dpadd_s_d", // MIPS_INS_DPADD_S_D
|
|
"dpadd_s_h", // MIPS_INS_DPADD_S_H
|
|
"dpadd_s_w", // MIPS_INS_DPADD_S_W
|
|
"dpadd_u_d", // MIPS_INS_DPADD_U_D
|
|
"dpadd_u_h", // MIPS_INS_DPADD_U_H
|
|
"dpadd_u_w", // MIPS_INS_DPADD_U_W
|
|
"dpaqx_sa_w_ph", // MIPS_INS_DPAQX_SA_W_PH
|
|
"dpaqx_s_w_ph", // MIPS_INS_DPAQX_S_W_PH
|
|
"dpaq_sa_l_w", // MIPS_INS_DPAQ_SA_L_W
|
|
"dpaq_s_w_ph", // MIPS_INS_DPAQ_S_W_PH
|
|
"dpau_h_qbl", // MIPS_INS_DPAU_H_QBL
|
|
"dpau_h_qbr", // MIPS_INS_DPAU_H_QBR
|
|
"dpax_w_ph", // MIPS_INS_DPAX_W_PH
|
|
"dpa_w_ph", // MIPS_INS_DPA_W_PH
|
|
"dpop", // MIPS_INS_DPOP
|
|
"dpsqx_sa_w_ph", // MIPS_INS_DPSQX_SA_W_PH
|
|
"dpsqx_s_w_ph", // MIPS_INS_DPSQX_S_W_PH
|
|
"dpsq_sa_l_w", // MIPS_INS_DPSQ_SA_L_W
|
|
"dpsq_s_w_ph", // MIPS_INS_DPSQ_S_W_PH
|
|
"dpsub_s_d", // MIPS_INS_DPSUB_S_D
|
|
"dpsub_s_h", // MIPS_INS_DPSUB_S_H
|
|
"dpsub_s_w", // MIPS_INS_DPSUB_S_W
|
|
"dpsub_u_d", // MIPS_INS_DPSUB_U_D
|
|
"dpsub_u_h", // MIPS_INS_DPSUB_U_H
|
|
"dpsub_u_w", // MIPS_INS_DPSUB_U_W
|
|
"dpsu_h_qbl", // MIPS_INS_DPSU_H_QBL
|
|
"dpsu_h_qbr", // MIPS_INS_DPSU_H_QBR
|
|
"dpsx_w_ph", // MIPS_INS_DPSX_W_PH
|
|
"dps_w_ph", // MIPS_INS_DPS_W_PH
|
|
"drotr", // MIPS_INS_DROTR
|
|
"drotr32", // MIPS_INS_DROTR32
|
|
"drotrv", // MIPS_INS_DROTRV
|
|
"dsbh", // MIPS_INS_DSBH
|
|
"dshd", // MIPS_INS_DSHD
|
|
"dsll", // MIPS_INS_DSLL
|
|
"dsll32", // MIPS_INS_DSLL32
|
|
"dsllv", // MIPS_INS_DSLLV
|
|
"dsra", // MIPS_INS_DSRA
|
|
"dsra32", // MIPS_INS_DSRA32
|
|
"dsrav", // MIPS_INS_DSRAV
|
|
"dsrl", // MIPS_INS_DSRL
|
|
"dsrl32", // MIPS_INS_DSRL32
|
|
"dsrlv", // MIPS_INS_DSRLV
|
|
"dsub", // MIPS_INS_DSUB
|
|
"dsubu", // MIPS_INS_DSUBU
|
|
"dvp", // MIPS_INS_DVP
|
|
"dvpe", // MIPS_INS_DVPE
|
|
"ehb", // MIPS_INS_EHB
|
|
"ei", // MIPS_INS_EI
|
|
"emt", // MIPS_INS_EMT
|
|
"eret", // MIPS_INS_ERET
|
|
"eretnc", // MIPS_INS_ERETNC
|
|
"evp", // MIPS_INS_EVP
|
|
"evpe", // MIPS_INS_EVPE
|
|
"ext", // MIPS_INS_EXT
|
|
"extp", // MIPS_INS_EXTP
|
|
"extpdp", // MIPS_INS_EXTPDP
|
|
"extpdpv", // MIPS_INS_EXTPDPV
|
|
"extpv", // MIPS_INS_EXTPV
|
|
"extrv_rs_w", // MIPS_INS_EXTRV_RS_W
|
|
"extrv_r_w", // MIPS_INS_EXTRV_R_W
|
|
"extrv_s_h", // MIPS_INS_EXTRV_S_H
|
|
"extrv_w", // MIPS_INS_EXTRV_W
|
|
"extr_rs_w", // MIPS_INS_EXTR_RS_W
|
|
"extr_r_w", // MIPS_INS_EXTR_R_W
|
|
"extr_s_h", // MIPS_INS_EXTR_S_H
|
|
"extr_w", // MIPS_INS_EXTR_W
|
|
"exts", // MIPS_INS_EXTS
|
|
"exts32", // MIPS_INS_EXTS32
|
|
"extw", // MIPS_INS_EXTW
|
|
"abs_d", // MIPS_INS_ABS_D
|
|
"abs_s", // MIPS_INS_ABS_S
|
|
"fadd_d", // MIPS_INS_FADD_D
|
|
"add_d", // MIPS_INS_ADD_D
|
|
"add_ps", // MIPS_INS_ADD_PS
|
|
"add_s", // MIPS_INS_ADD_S
|
|
"fadd_w", // MIPS_INS_FADD_W
|
|
"fcaf_d", // MIPS_INS_FCAF_D
|
|
"fcaf_w", // MIPS_INS_FCAF_W
|
|
"fceq_d", // MIPS_INS_FCEQ_D
|
|
"fceq_w", // MIPS_INS_FCEQ_W
|
|
"fclass_d", // MIPS_INS_FCLASS_D
|
|
"fclass_w", // MIPS_INS_FCLASS_W
|
|
"fcle_d", // MIPS_INS_FCLE_D
|
|
"fcle_w", // MIPS_INS_FCLE_W
|
|
"fclt_d", // MIPS_INS_FCLT_D
|
|
"fclt_w", // MIPS_INS_FCLT_W
|
|
"fcne_d", // MIPS_INS_FCNE_D
|
|
"fcne_w", // MIPS_INS_FCNE_W
|
|
"fcor_d", // MIPS_INS_FCOR_D
|
|
"fcor_w", // MIPS_INS_FCOR_W
|
|
"fcueq_d", // MIPS_INS_FCUEQ_D
|
|
"fcueq_w", // MIPS_INS_FCUEQ_W
|
|
"fcule_d", // MIPS_INS_FCULE_D
|
|
"fcule_w", // MIPS_INS_FCULE_W
|
|
"fcult_d", // MIPS_INS_FCULT_D
|
|
"fcult_w", // MIPS_INS_FCULT_W
|
|
"fcune_d", // MIPS_INS_FCUNE_D
|
|
"fcune_w", // MIPS_INS_FCUNE_W
|
|
"fcun_d", // MIPS_INS_FCUN_D
|
|
"fcun_w", // MIPS_INS_FCUN_W
|
|
"fdiv_d", // MIPS_INS_FDIV_D
|
|
"div_d", // MIPS_INS_DIV_D
|
|
"div_s", // MIPS_INS_DIV_S
|
|
"fdiv_w", // MIPS_INS_FDIV_W
|
|
"fexdo_h", // MIPS_INS_FEXDO_H
|
|
"fexdo_w", // MIPS_INS_FEXDO_W
|
|
"fexp2_d", // MIPS_INS_FEXP2_D
|
|
"fexp2_w", // MIPS_INS_FEXP2_W
|
|
"fexupl_d", // MIPS_INS_FEXUPL_D
|
|
"fexupl_w", // MIPS_INS_FEXUPL_W
|
|
"fexupr_d", // MIPS_INS_FEXUPR_D
|
|
"fexupr_w", // MIPS_INS_FEXUPR_W
|
|
"ffint_s_d", // MIPS_INS_FFINT_S_D
|
|
"ffint_s_w", // MIPS_INS_FFINT_S_W
|
|
"ffint_u_d", // MIPS_INS_FFINT_U_D
|
|
"ffint_u_w", // MIPS_INS_FFINT_U_W
|
|
"ffql_d", // MIPS_INS_FFQL_D
|
|
"ffql_w", // MIPS_INS_FFQL_W
|
|
"ffqr_d", // MIPS_INS_FFQR_D
|
|
"ffqr_w", // MIPS_INS_FFQR_W
|
|
"fill_b", // MIPS_INS_FILL_B
|
|
"fill_d", // MIPS_INS_FILL_D
|
|
"fill_h", // MIPS_INS_FILL_H
|
|
"fill_w", // MIPS_INS_FILL_W
|
|
"flog2_d", // MIPS_INS_FLOG2_D
|
|
"flog2_w", // MIPS_INS_FLOG2_W
|
|
"floor_l_d", // MIPS_INS_FLOOR_L_D
|
|
"floor_l_s", // MIPS_INS_FLOOR_L_S
|
|
"floor_w_d", // MIPS_INS_FLOOR_W_D
|
|
"floor_w_s", // MIPS_INS_FLOOR_W_S
|
|
"fmadd_d", // MIPS_INS_FMADD_D
|
|
"fmadd_w", // MIPS_INS_FMADD_W
|
|
"fmax_a_d", // MIPS_INS_FMAX_A_D
|
|
"fmax_a_w", // MIPS_INS_FMAX_A_W
|
|
"fmax_d", // MIPS_INS_FMAX_D
|
|
"fmax_w", // MIPS_INS_FMAX_W
|
|
"fmin_a_d", // MIPS_INS_FMIN_A_D
|
|
"fmin_a_w", // MIPS_INS_FMIN_A_W
|
|
"fmin_d", // MIPS_INS_FMIN_D
|
|
"fmin_w", // MIPS_INS_FMIN_W
|
|
"mov_d", // MIPS_INS_MOV_D
|
|
"mov_s", // MIPS_INS_MOV_S
|
|
"fmsub_d", // MIPS_INS_FMSUB_D
|
|
"fmsub_w", // MIPS_INS_FMSUB_W
|
|
"fmul_d", // MIPS_INS_FMUL_D
|
|
"mul_d", // MIPS_INS_MUL_D
|
|
"mul_ps", // MIPS_INS_MUL_PS
|
|
"mul_s", // MIPS_INS_MUL_S
|
|
"fmul_w", // MIPS_INS_FMUL_W
|
|
"neg_d", // MIPS_INS_NEG_D
|
|
"neg_s", // MIPS_INS_NEG_S
|
|
"fork", // MIPS_INS_FORK
|
|
"frcp_d", // MIPS_INS_FRCP_D
|
|
"frcp_w", // MIPS_INS_FRCP_W
|
|
"frint_d", // MIPS_INS_FRINT_D
|
|
"frint_w", // MIPS_INS_FRINT_W
|
|
"frsqrt_d", // MIPS_INS_FRSQRT_D
|
|
"frsqrt_w", // MIPS_INS_FRSQRT_W
|
|
"fsaf_d", // MIPS_INS_FSAF_D
|
|
"fsaf_w", // MIPS_INS_FSAF_W
|
|
"fseq_d", // MIPS_INS_FSEQ_D
|
|
"fseq_w", // MIPS_INS_FSEQ_W
|
|
"fsle_d", // MIPS_INS_FSLE_D
|
|
"fsle_w", // MIPS_INS_FSLE_W
|
|
"fslt_d", // MIPS_INS_FSLT_D
|
|
"fslt_w", // MIPS_INS_FSLT_W
|
|
"fsne_d", // MIPS_INS_FSNE_D
|
|
"fsne_w", // MIPS_INS_FSNE_W
|
|
"fsor_d", // MIPS_INS_FSOR_D
|
|
"fsor_w", // MIPS_INS_FSOR_W
|
|
"fsqrt_d", // MIPS_INS_FSQRT_D
|
|
"sqrt_d", // MIPS_INS_SQRT_D
|
|
"sqrt_s", // MIPS_INS_SQRT_S
|
|
"fsqrt_w", // MIPS_INS_FSQRT_W
|
|
"fsub_d", // MIPS_INS_FSUB_D
|
|
"sub_d", // MIPS_INS_SUB_D
|
|
"sub_ps", // MIPS_INS_SUB_PS
|
|
"sub_s", // MIPS_INS_SUB_S
|
|
"fsub_w", // MIPS_INS_FSUB_W
|
|
"fsueq_d", // MIPS_INS_FSUEQ_D
|
|
"fsueq_w", // MIPS_INS_FSUEQ_W
|
|
"fsule_d", // MIPS_INS_FSULE_D
|
|
"fsule_w", // MIPS_INS_FSULE_W
|
|
"fsult_d", // MIPS_INS_FSULT_D
|
|
"fsult_w", // MIPS_INS_FSULT_W
|
|
"fsune_d", // MIPS_INS_FSUNE_D
|
|
"fsune_w", // MIPS_INS_FSUNE_W
|
|
"fsun_d", // MIPS_INS_FSUN_D
|
|
"fsun_w", // MIPS_INS_FSUN_W
|
|
"ftint_s_d", // MIPS_INS_FTINT_S_D
|
|
"ftint_s_w", // MIPS_INS_FTINT_S_W
|
|
"ftint_u_d", // MIPS_INS_FTINT_U_D
|
|
"ftint_u_w", // MIPS_INS_FTINT_U_W
|
|
"ftq_h", // MIPS_INS_FTQ_H
|
|
"ftq_w", // MIPS_INS_FTQ_W
|
|
"ftrunc_s_d", // MIPS_INS_FTRUNC_S_D
|
|
"ftrunc_s_w", // MIPS_INS_FTRUNC_S_W
|
|
"ftrunc_u_d", // MIPS_INS_FTRUNC_U_D
|
|
"ftrunc_u_w", // MIPS_INS_FTRUNC_U_W
|
|
"ginvi", // MIPS_INS_GINVI
|
|
"ginvt", // MIPS_INS_GINVT
|
|
"hadd_s_d", // MIPS_INS_HADD_S_D
|
|
"hadd_s_h", // MIPS_INS_HADD_S_H
|
|
"hadd_s_w", // MIPS_INS_HADD_S_W
|
|
"hadd_u_d", // MIPS_INS_HADD_U_D
|
|
"hadd_u_h", // MIPS_INS_HADD_U_H
|
|
"hadd_u_w", // MIPS_INS_HADD_U_W
|
|
"hsub_s_d", // MIPS_INS_HSUB_S_D
|
|
"hsub_s_h", // MIPS_INS_HSUB_S_H
|
|
"hsub_s_w", // MIPS_INS_HSUB_S_W
|
|
"hsub_u_d", // MIPS_INS_HSUB_U_D
|
|
"hsub_u_h", // MIPS_INS_HSUB_U_H
|
|
"hsub_u_w", // MIPS_INS_HSUB_U_W
|
|
"hypcall", // MIPS_INS_HYPCALL
|
|
"ilvev_b", // MIPS_INS_ILVEV_B
|
|
"ilvev_d", // MIPS_INS_ILVEV_D
|
|
"ilvev_h", // MIPS_INS_ILVEV_H
|
|
"ilvev_w", // MIPS_INS_ILVEV_W
|
|
"ilvl_b", // MIPS_INS_ILVL_B
|
|
"ilvl_d", // MIPS_INS_ILVL_D
|
|
"ilvl_h", // MIPS_INS_ILVL_H
|
|
"ilvl_w", // MIPS_INS_ILVL_W
|
|
"ilvod_b", // MIPS_INS_ILVOD_B
|
|
"ilvod_d", // MIPS_INS_ILVOD_D
|
|
"ilvod_h", // MIPS_INS_ILVOD_H
|
|
"ilvod_w", // MIPS_INS_ILVOD_W
|
|
"ilvr_b", // MIPS_INS_ILVR_B
|
|
"ilvr_d", // MIPS_INS_ILVR_D
|
|
"ilvr_h", // MIPS_INS_ILVR_H
|
|
"ilvr_w", // MIPS_INS_ILVR_W
|
|
"ins", // MIPS_INS_INS
|
|
"insert_b", // MIPS_INS_INSERT_B
|
|
"insert_d", // MIPS_INS_INSERT_D
|
|
"insert_h", // MIPS_INS_INSERT_H
|
|
"insert_w", // MIPS_INS_INSERT_W
|
|
"insv", // MIPS_INS_INSV
|
|
"insve_b", // MIPS_INS_INSVE_B
|
|
"insve_d", // MIPS_INS_INSVE_D
|
|
"insve_h", // MIPS_INS_INSVE_H
|
|
"insve_w", // MIPS_INS_INSVE_W
|
|
"j", // MIPS_INS_J
|
|
"jalr", // MIPS_INS_JALR
|
|
"jalrc", // MIPS_INS_JALRC
|
|
"jalrc_hb", // MIPS_INS_JALRC_HB
|
|
"jalrs16", // MIPS_INS_JALRS16
|
|
"jalrs", // MIPS_INS_JALRS
|
|
"jalr_hb", // MIPS_INS_JALR_HB
|
|
"jals", // MIPS_INS_JALS
|
|
"jalx", // MIPS_INS_JALX
|
|
"jialc", // MIPS_INS_JIALC
|
|
"jic", // MIPS_INS_JIC
|
|
"jr", // MIPS_INS_JR
|
|
"jr16", // MIPS_INS_JR16
|
|
"jraddiusp", // MIPS_INS_JRADDIUSP
|
|
"jrc", // MIPS_INS_JRC
|
|
"jrc16", // MIPS_INS_JRC16
|
|
"jrcaddiusp", // MIPS_INS_JRCADDIUSP
|
|
"jr_hb", // MIPS_INS_JR_HB
|
|
"lapc_h", // MIPS_INS_LAPC_H
|
|
"lapc_b", // MIPS_INS_LAPC_B
|
|
"lb", // MIPS_INS_LB
|
|
"lbe", // MIPS_INS_LBE
|
|
"lbu16", // MIPS_INS_LBU16
|
|
"lbu", // MIPS_INS_LBU
|
|
"lbux", // MIPS_INS_LBUX
|
|
"lbx", // MIPS_INS_LBX
|
|
"lbue", // MIPS_INS_LBUE
|
|
"ldc1", // MIPS_INS_LDC1
|
|
"ldc2", // MIPS_INS_LDC2
|
|
"ldc3", // MIPS_INS_LDC3
|
|
"ldi_b", // MIPS_INS_LDI_B
|
|
"ldi_d", // MIPS_INS_LDI_D
|
|
"ldi_h", // MIPS_INS_LDI_H
|
|
"ldi_w", // MIPS_INS_LDI_W
|
|
"ldl", // MIPS_INS_LDL
|
|
"ldpc", // MIPS_INS_LDPC
|
|
"ldr", // MIPS_INS_LDR
|
|
"ldxc1", // MIPS_INS_LDXC1
|
|
"ld_b", // MIPS_INS_LD_B
|
|
"ld_d", // MIPS_INS_LD_D
|
|
"ld_h", // MIPS_INS_LD_H
|
|
"ld_w", // MIPS_INS_LD_W
|
|
"lh", // MIPS_INS_LH
|
|
"lhe", // MIPS_INS_LHE
|
|
"lhu16", // MIPS_INS_LHU16
|
|
"lhu", // MIPS_INS_LHU
|
|
"lhuxs", // MIPS_INS_LHUXS
|
|
"lhux", // MIPS_INS_LHUX
|
|
"lhx", // MIPS_INS_LHX
|
|
"lhxs", // MIPS_INS_LHXS
|
|
"lhue", // MIPS_INS_LHUE
|
|
"li16", // MIPS_INS_LI16
|
|
"ll", // MIPS_INS_LL
|
|
"lld", // MIPS_INS_LLD
|
|
"lle", // MIPS_INS_LLE
|
|
"llwp", // MIPS_INS_LLWP
|
|
"lsa", // MIPS_INS_LSA
|
|
"lui", // MIPS_INS_LUI
|
|
"luxc1", // MIPS_INS_LUXC1
|
|
"lw", // MIPS_INS_LW
|
|
"lw16", // MIPS_INS_LW16
|
|
"lwc1", // MIPS_INS_LWC1
|
|
"lwc2", // MIPS_INS_LWC2
|
|
"lwc3", // MIPS_INS_LWC3
|
|
"lwe", // MIPS_INS_LWE
|
|
"lwl", // MIPS_INS_LWL
|
|
"lwle", // MIPS_INS_LWLE
|
|
"lwm16", // MIPS_INS_LWM16
|
|
"lwm32", // MIPS_INS_LWM32
|
|
"lwpc", // MIPS_INS_LWPC
|
|
"lwp", // MIPS_INS_LWP
|
|
"lwr", // MIPS_INS_LWR
|
|
"lwre", // MIPS_INS_LWRE
|
|
"lwupc", // MIPS_INS_LWUPC
|
|
"lwu", // MIPS_INS_LWU
|
|
"lwx", // MIPS_INS_LWX
|
|
"lwxc1", // MIPS_INS_LWXC1
|
|
"lwxs", // MIPS_INS_LWXS
|
|
"madd", // MIPS_INS_MADD
|
|
"maddf_d", // MIPS_INS_MADDF_D
|
|
"maddf_s", // MIPS_INS_MADDF_S
|
|
"maddr_q_h", // MIPS_INS_MADDR_Q_H
|
|
"maddr_q_w", // MIPS_INS_MADDR_Q_W
|
|
"maddu", // MIPS_INS_MADDU
|
|
"maddv_b", // MIPS_INS_MADDV_B
|
|
"maddv_d", // MIPS_INS_MADDV_D
|
|
"maddv_h", // MIPS_INS_MADDV_H
|
|
"maddv_w", // MIPS_INS_MADDV_W
|
|
"madd_d", // MIPS_INS_MADD_D
|
|
"madd_q_h", // MIPS_INS_MADD_Q_H
|
|
"madd_q_w", // MIPS_INS_MADD_Q_W
|
|
"madd_s", // MIPS_INS_MADD_S
|
|
"maq_sa_w_phl", // MIPS_INS_MAQ_SA_W_PHL
|
|
"maq_sa_w_phr", // MIPS_INS_MAQ_SA_W_PHR
|
|
"maq_s_w_phl", // MIPS_INS_MAQ_S_W_PHL
|
|
"maq_s_w_phr", // MIPS_INS_MAQ_S_W_PHR
|
|
"maxa_d", // MIPS_INS_MAXA_D
|
|
"maxa_s", // MIPS_INS_MAXA_S
|
|
"maxi_s_b", // MIPS_INS_MAXI_S_B
|
|
"maxi_s_d", // MIPS_INS_MAXI_S_D
|
|
"maxi_s_h", // MIPS_INS_MAXI_S_H
|
|
"maxi_s_w", // MIPS_INS_MAXI_S_W
|
|
"maxi_u_b", // MIPS_INS_MAXI_U_B
|
|
"maxi_u_d", // MIPS_INS_MAXI_U_D
|
|
"maxi_u_h", // MIPS_INS_MAXI_U_H
|
|
"maxi_u_w", // MIPS_INS_MAXI_U_W
|
|
"max_a_b", // MIPS_INS_MAX_A_B
|
|
"max_a_d", // MIPS_INS_MAX_A_D
|
|
"max_a_h", // MIPS_INS_MAX_A_H
|
|
"max_a_w", // MIPS_INS_MAX_A_W
|
|
"max_d", // MIPS_INS_MAX_D
|
|
"max_s", // MIPS_INS_MAX_S
|
|
"max_s_b", // MIPS_INS_MAX_S_B
|
|
"max_s_d", // MIPS_INS_MAX_S_D
|
|
"max_s_h", // MIPS_INS_MAX_S_H
|
|
"max_s_w", // MIPS_INS_MAX_S_W
|
|
"max_u_b", // MIPS_INS_MAX_U_B
|
|
"max_u_d", // MIPS_INS_MAX_U_D
|
|
"max_u_h", // MIPS_INS_MAX_U_H
|
|
"max_u_w", // MIPS_INS_MAX_U_W
|
|
"mfc0", // MIPS_INS_MFC0
|
|
"mfc1", // MIPS_INS_MFC1
|
|
"mfc2", // MIPS_INS_MFC2
|
|
"mfgc0", // MIPS_INS_MFGC0
|
|
"mfhc0", // MIPS_INS_MFHC0
|
|
"mfhc1", // MIPS_INS_MFHC1
|
|
"mfhc2", // MIPS_INS_MFHC2
|
|
"mfhgc0", // MIPS_INS_MFHGC0
|
|
"mfhi", // MIPS_INS_MFHI
|
|
"mfhi16", // MIPS_INS_MFHI16
|
|
"mflo", // MIPS_INS_MFLO
|
|
"mflo16", // MIPS_INS_MFLO16
|
|
"mftr", // MIPS_INS_MFTR
|
|
"mina_d", // MIPS_INS_MINA_D
|
|
"mina_s", // MIPS_INS_MINA_S
|
|
"mini_s_b", // MIPS_INS_MINI_S_B
|
|
"mini_s_d", // MIPS_INS_MINI_S_D
|
|
"mini_s_h", // MIPS_INS_MINI_S_H
|
|
"mini_s_w", // MIPS_INS_MINI_S_W
|
|
"mini_u_b", // MIPS_INS_MINI_U_B
|
|
"mini_u_d", // MIPS_INS_MINI_U_D
|
|
"mini_u_h", // MIPS_INS_MINI_U_H
|
|
"mini_u_w", // MIPS_INS_MINI_U_W
|
|
"min_a_b", // MIPS_INS_MIN_A_B
|
|
"min_a_d", // MIPS_INS_MIN_A_D
|
|
"min_a_h", // MIPS_INS_MIN_A_H
|
|
"min_a_w", // MIPS_INS_MIN_A_W
|
|
"min_d", // MIPS_INS_MIN_D
|
|
"min_s", // MIPS_INS_MIN_S
|
|
"min_s_b", // MIPS_INS_MIN_S_B
|
|
"min_s_d", // MIPS_INS_MIN_S_D
|
|
"min_s_h", // MIPS_INS_MIN_S_H
|
|
"min_s_w", // MIPS_INS_MIN_S_W
|
|
"min_u_b", // MIPS_INS_MIN_U_B
|
|
"min_u_d", // MIPS_INS_MIN_U_D
|
|
"min_u_h", // MIPS_INS_MIN_U_H
|
|
"min_u_w", // MIPS_INS_MIN_U_W
|
|
"mod", // MIPS_INS_MOD
|
|
"modsub", // MIPS_INS_MODSUB
|
|
"modu", // MIPS_INS_MODU
|
|
"mod_s_b", // MIPS_INS_MOD_S_B
|
|
"mod_s_d", // MIPS_INS_MOD_S_D
|
|
"mod_s_h", // MIPS_INS_MOD_S_H
|
|
"mod_s_w", // MIPS_INS_MOD_S_W
|
|
"mod_u_b", // MIPS_INS_MOD_U_B
|
|
"mod_u_d", // MIPS_INS_MOD_U_D
|
|
"mod_u_h", // MIPS_INS_MOD_U_H
|
|
"mod_u_w", // MIPS_INS_MOD_U_W
|
|
"move", // MIPS_INS_MOVE
|
|
"move16", // MIPS_INS_MOVE16
|
|
"move_balc", // MIPS_INS_MOVE_BALC
|
|
"movep", // MIPS_INS_MOVEP
|
|
"move_v", // MIPS_INS_MOVE_V
|
|
"movf_d", // MIPS_INS_MOVF_D
|
|
"movf", // MIPS_INS_MOVF
|
|
"movf_s", // MIPS_INS_MOVF_S
|
|
"movn_d", // MIPS_INS_MOVN_D
|
|
"movn", // MIPS_INS_MOVN
|
|
"movn_s", // MIPS_INS_MOVN_S
|
|
"movt_d", // MIPS_INS_MOVT_D
|
|
"movt", // MIPS_INS_MOVT
|
|
"movt_s", // MIPS_INS_MOVT_S
|
|
"movz_d", // MIPS_INS_MOVZ_D
|
|
"movz", // MIPS_INS_MOVZ
|
|
"movz_s", // MIPS_INS_MOVZ_S
|
|
"msub", // MIPS_INS_MSUB
|
|
"msubf_d", // MIPS_INS_MSUBF_D
|
|
"msubf_s", // MIPS_INS_MSUBF_S
|
|
"msubr_q_h", // MIPS_INS_MSUBR_Q_H
|
|
"msubr_q_w", // MIPS_INS_MSUBR_Q_W
|
|
"msubu", // MIPS_INS_MSUBU
|
|
"msubv_b", // MIPS_INS_MSUBV_B
|
|
"msubv_d", // MIPS_INS_MSUBV_D
|
|
"msubv_h", // MIPS_INS_MSUBV_H
|
|
"msubv_w", // MIPS_INS_MSUBV_W
|
|
"msub_d", // MIPS_INS_MSUB_D
|
|
"msub_q_h", // MIPS_INS_MSUB_Q_H
|
|
"msub_q_w", // MIPS_INS_MSUB_Q_W
|
|
"msub_s", // MIPS_INS_MSUB_S
|
|
"mtc0", // MIPS_INS_MTC0
|
|
"mtc1", // MIPS_INS_MTC1
|
|
"mtc2", // MIPS_INS_MTC2
|
|
"mtgc0", // MIPS_INS_MTGC0
|
|
"mthc0", // MIPS_INS_MTHC0
|
|
"mthc1", // MIPS_INS_MTHC1
|
|
"mthc2", // MIPS_INS_MTHC2
|
|
"mthgc0", // MIPS_INS_MTHGC0
|
|
"mthi", // MIPS_INS_MTHI
|
|
"mthlip", // MIPS_INS_MTHLIP
|
|
"mtlo", // MIPS_INS_MTLO
|
|
"mtm0", // MIPS_INS_MTM0
|
|
"mtm1", // MIPS_INS_MTM1
|
|
"mtm2", // MIPS_INS_MTM2
|
|
"mtp0", // MIPS_INS_MTP0
|
|
"mtp1", // MIPS_INS_MTP1
|
|
"mtp2", // MIPS_INS_MTP2
|
|
"mttr", // MIPS_INS_MTTR
|
|
"muh", // MIPS_INS_MUH
|
|
"muhu", // MIPS_INS_MUHU
|
|
"muleq_s_w_phl", // MIPS_INS_MULEQ_S_W_PHL
|
|
"muleq_s_w_phr", // MIPS_INS_MULEQ_S_W_PHR
|
|
"muleu_s_ph_qbl", // MIPS_INS_MULEU_S_PH_QBL
|
|
"muleu_s_ph_qbr", // MIPS_INS_MULEU_S_PH_QBR
|
|
"mulq_rs_ph", // MIPS_INS_MULQ_RS_PH
|
|
"mulq_rs_w", // MIPS_INS_MULQ_RS_W
|
|
"mulq_s_ph", // MIPS_INS_MULQ_S_PH
|
|
"mulq_s_w", // MIPS_INS_MULQ_S_W
|
|
"mulr_ps", // MIPS_INS_MULR_PS
|
|
"mulr_q_h", // MIPS_INS_MULR_Q_H
|
|
"mulr_q_w", // MIPS_INS_MULR_Q_W
|
|
"mulsaq_s_w_ph", // MIPS_INS_MULSAQ_S_W_PH
|
|
"mulsa_w_ph", // MIPS_INS_MULSA_W_PH
|
|
"mult", // MIPS_INS_MULT
|
|
"multu", // MIPS_INS_MULTU
|
|
"mulu", // MIPS_INS_MULU
|
|
"mulv_b", // MIPS_INS_MULV_B
|
|
"mulv_d", // MIPS_INS_MULV_D
|
|
"mulv_h", // MIPS_INS_MULV_H
|
|
"mulv_w", // MIPS_INS_MULV_W
|
|
"mul_ph", // MIPS_INS_MUL_PH
|
|
"mul_q_h", // MIPS_INS_MUL_Q_H
|
|
"mul_q_w", // MIPS_INS_MUL_Q_W
|
|
"mul_s_ph", // MIPS_INS_MUL_S_PH
|
|
"nloc_b", // MIPS_INS_NLOC_B
|
|
"nloc_d", // MIPS_INS_NLOC_D
|
|
"nloc_h", // MIPS_INS_NLOC_H
|
|
"nloc_w", // MIPS_INS_NLOC_W
|
|
"nlzc_b", // MIPS_INS_NLZC_B
|
|
"nlzc_d", // MIPS_INS_NLZC_D
|
|
"nlzc_h", // MIPS_INS_NLZC_H
|
|
"nlzc_w", // MIPS_INS_NLZC_W
|
|
"nmadd_d", // MIPS_INS_NMADD_D
|
|
"nmadd_s", // MIPS_INS_NMADD_S
|
|
"nmsub_d", // MIPS_INS_NMSUB_D
|
|
"nmsub_s", // MIPS_INS_NMSUB_S
|
|
"nop32", // MIPS_INS_NOP32
|
|
"nop", // MIPS_INS_NOP
|
|
"nori_b", // MIPS_INS_NORI_B
|
|
"nor_v", // MIPS_INS_NOR_V
|
|
"not16", // MIPS_INS_NOT16
|
|
"not", // MIPS_INS_NOT
|
|
"neg", // MIPS_INS_NEG
|
|
"or", // MIPS_INS_OR
|
|
"or16", // MIPS_INS_OR16
|
|
"ori_b", // MIPS_INS_ORI_B
|
|
"ori", // MIPS_INS_ORI
|
|
"or_v", // MIPS_INS_OR_V
|
|
"packrl_ph", // MIPS_INS_PACKRL_PH
|
|
"pause", // MIPS_INS_PAUSE
|
|
"pckev_b", // MIPS_INS_PCKEV_B
|
|
"pckev_d", // MIPS_INS_PCKEV_D
|
|
"pckev_h", // MIPS_INS_PCKEV_H
|
|
"pckev_w", // MIPS_INS_PCKEV_W
|
|
"pckod_b", // MIPS_INS_PCKOD_B
|
|
"pckod_d", // MIPS_INS_PCKOD_D
|
|
"pckod_h", // MIPS_INS_PCKOD_H
|
|
"pckod_w", // MIPS_INS_PCKOD_W
|
|
"pcnt_b", // MIPS_INS_PCNT_B
|
|
"pcnt_d", // MIPS_INS_PCNT_D
|
|
"pcnt_h", // MIPS_INS_PCNT_H
|
|
"pcnt_w", // MIPS_INS_PCNT_W
|
|
"pick_ph", // MIPS_INS_PICK_PH
|
|
"pick_qb", // MIPS_INS_PICK_QB
|
|
"pll_ps", // MIPS_INS_PLL_PS
|
|
"plu_ps", // MIPS_INS_PLU_PS
|
|
"pop", // MIPS_INS_POP
|
|
"precequ_ph_qbl", // MIPS_INS_PRECEQU_PH_QBL
|
|
"precequ_ph_qbla", // MIPS_INS_PRECEQU_PH_QBLA
|
|
"precequ_ph_qbr", // MIPS_INS_PRECEQU_PH_QBR
|
|
"precequ_ph_qbra", // MIPS_INS_PRECEQU_PH_QBRA
|
|
"preceq_w_phl", // MIPS_INS_PRECEQ_W_PHL
|
|
"preceq_w_phr", // MIPS_INS_PRECEQ_W_PHR
|
|
"preceu_ph_qbl", // MIPS_INS_PRECEU_PH_QBL
|
|
"preceu_ph_qbla", // MIPS_INS_PRECEU_PH_QBLA
|
|
"preceu_ph_qbr", // MIPS_INS_PRECEU_PH_QBR
|
|
"preceu_ph_qbra", // MIPS_INS_PRECEU_PH_QBRA
|
|
"precrqu_s_qb_ph", // MIPS_INS_PRECRQU_S_QB_PH
|
|
"precrq_ph_w", // MIPS_INS_PRECRQ_PH_W
|
|
"precrq_qb_ph", // MIPS_INS_PRECRQ_QB_PH
|
|
"precrq_rs_ph_w", // MIPS_INS_PRECRQ_RS_PH_W
|
|
"precr_qb_ph", // MIPS_INS_PRECR_QB_PH
|
|
"precr_sra_ph_w", // MIPS_INS_PRECR_SRA_PH_W
|
|
"precr_sra_r_ph_w", // MIPS_INS_PRECR_SRA_R_PH_W
|
|
"pref", // MIPS_INS_PREF
|
|
"prefe", // MIPS_INS_PREFE
|
|
"prefx", // MIPS_INS_PREFX
|
|
"prepend", // MIPS_INS_PREPEND
|
|
"pul_ps", // MIPS_INS_PUL_PS
|
|
"puu_ps", // MIPS_INS_PUU_PS
|
|
"raddu_w_qb", // MIPS_INS_RADDU_W_QB
|
|
"rddsp", // MIPS_INS_RDDSP
|
|
"rdhwr", // MIPS_INS_RDHWR
|
|
"rdpgpr", // MIPS_INS_RDPGPR
|
|
"recip_d", // MIPS_INS_RECIP_D
|
|
"recip_s", // MIPS_INS_RECIP_S
|
|
"replv_ph", // MIPS_INS_REPLV_PH
|
|
"replv_qb", // MIPS_INS_REPLV_QB
|
|
"repl_ph", // MIPS_INS_REPL_PH
|
|
"repl_qb", // MIPS_INS_REPL_QB
|
|
"restore_jrc", // MIPS_INS_RESTORE_JRC
|
|
"restore", // MIPS_INS_RESTORE
|
|
"rint_d", // MIPS_INS_RINT_D
|
|
"rint_s", // MIPS_INS_RINT_S
|
|
"rotr", // MIPS_INS_ROTR
|
|
"rotrv", // MIPS_INS_ROTRV
|
|
"rotx", // MIPS_INS_ROTX
|
|
"round_l_d", // MIPS_INS_ROUND_L_D
|
|
"round_l_s", // MIPS_INS_ROUND_L_S
|
|
"round_w_d", // MIPS_INS_ROUND_W_D
|
|
"round_w_s", // MIPS_INS_ROUND_W_S
|
|
"rsqrt_d", // MIPS_INS_RSQRT_D
|
|
"rsqrt_s", // MIPS_INS_RSQRT_S
|
|
"sat_s_b", // MIPS_INS_SAT_S_B
|
|
"sat_s_d", // MIPS_INS_SAT_S_D
|
|
"sat_s_h", // MIPS_INS_SAT_S_H
|
|
"sat_s_w", // MIPS_INS_SAT_S_W
|
|
"sat_u_b", // MIPS_INS_SAT_U_B
|
|
"sat_u_d", // MIPS_INS_SAT_U_D
|
|
"sat_u_h", // MIPS_INS_SAT_U_H
|
|
"sat_u_w", // MIPS_INS_SAT_U_W
|
|
"save", // MIPS_INS_SAVE
|
|
"sb", // MIPS_INS_SB
|
|
"sb16", // MIPS_INS_SB16
|
|
"sbe", // MIPS_INS_SBE
|
|
"sbx", // MIPS_INS_SBX
|
|
"sc", // MIPS_INS_SC
|
|
"scd", // MIPS_INS_SCD
|
|
"sce", // MIPS_INS_SCE
|
|
"scwp", // MIPS_INS_SCWP
|
|
"sdbbp", // MIPS_INS_SDBBP
|
|
"sdbbp16", // MIPS_INS_SDBBP16
|
|
"sdc1", // MIPS_INS_SDC1
|
|
"sdc2", // MIPS_INS_SDC2
|
|
"sdc3", // MIPS_INS_SDC3
|
|
"sdl", // MIPS_INS_SDL
|
|
"sdr", // MIPS_INS_SDR
|
|
"sdxc1", // MIPS_INS_SDXC1
|
|
"seb", // MIPS_INS_SEB
|
|
"seh", // MIPS_INS_SEH
|
|
"seleqz", // MIPS_INS_SELEQZ
|
|
"seleqz_d", // MIPS_INS_SELEQZ_D
|
|
"seleqz_s", // MIPS_INS_SELEQZ_S
|
|
"selnez", // MIPS_INS_SELNEZ
|
|
"selnez_d", // MIPS_INS_SELNEZ_D
|
|
"selnez_s", // MIPS_INS_SELNEZ_S
|
|
"sel_d", // MIPS_INS_SEL_D
|
|
"sel_s", // MIPS_INS_SEL_S
|
|
"seqi", // MIPS_INS_SEQI
|
|
"sh", // MIPS_INS_SH
|
|
"sh16", // MIPS_INS_SH16
|
|
"she", // MIPS_INS_SHE
|
|
"shf_b", // MIPS_INS_SHF_B
|
|
"shf_h", // MIPS_INS_SHF_H
|
|
"shf_w", // MIPS_INS_SHF_W
|
|
"shilo", // MIPS_INS_SHILO
|
|
"shilov", // MIPS_INS_SHILOV
|
|
"shllv_ph", // MIPS_INS_SHLLV_PH
|
|
"shllv_qb", // MIPS_INS_SHLLV_QB
|
|
"shllv_s_ph", // MIPS_INS_SHLLV_S_PH
|
|
"shllv_s_w", // MIPS_INS_SHLLV_S_W
|
|
"shll_ph", // MIPS_INS_SHLL_PH
|
|
"shll_qb", // MIPS_INS_SHLL_QB
|
|
"shll_s_ph", // MIPS_INS_SHLL_S_PH
|
|
"shll_s_w", // MIPS_INS_SHLL_S_W
|
|
"shrav_ph", // MIPS_INS_SHRAV_PH
|
|
"shrav_qb", // MIPS_INS_SHRAV_QB
|
|
"shrav_r_ph", // MIPS_INS_SHRAV_R_PH
|
|
"shrav_r_qb", // MIPS_INS_SHRAV_R_QB
|
|
"shrav_r_w", // MIPS_INS_SHRAV_R_W
|
|
"shra_ph", // MIPS_INS_SHRA_PH
|
|
"shra_qb", // MIPS_INS_SHRA_QB
|
|
"shra_r_ph", // MIPS_INS_SHRA_R_PH
|
|
"shra_r_qb", // MIPS_INS_SHRA_R_QB
|
|
"shra_r_w", // MIPS_INS_SHRA_R_W
|
|
"shrlv_ph", // MIPS_INS_SHRLV_PH
|
|
"shrlv_qb", // MIPS_INS_SHRLV_QB
|
|
"shrl_ph", // MIPS_INS_SHRL_PH
|
|
"shrl_qb", // MIPS_INS_SHRL_QB
|
|
"shxs", // MIPS_INS_SHXS
|
|
"shx", // MIPS_INS_SHX
|
|
"sigrie", // MIPS_INS_SIGRIE
|
|
"sldi_b", // MIPS_INS_SLDI_B
|
|
"sldi_d", // MIPS_INS_SLDI_D
|
|
"sldi_h", // MIPS_INS_SLDI_H
|
|
"sldi_w", // MIPS_INS_SLDI_W
|
|
"sld_b", // MIPS_INS_SLD_B
|
|
"sld_d", // MIPS_INS_SLD_D
|
|
"sld_h", // MIPS_INS_SLD_H
|
|
"sld_w", // MIPS_INS_SLD_W
|
|
"sll", // MIPS_INS_SLL
|
|
"sll16", // MIPS_INS_SLL16
|
|
"slli_b", // MIPS_INS_SLLI_B
|
|
"slli_d", // MIPS_INS_SLLI_D
|
|
"slli_h", // MIPS_INS_SLLI_H
|
|
"slli_w", // MIPS_INS_SLLI_W
|
|
"sllv", // MIPS_INS_SLLV
|
|
"sll_b", // MIPS_INS_SLL_B
|
|
"sll_d", // MIPS_INS_SLL_D
|
|
"sll_h", // MIPS_INS_SLL_H
|
|
"sll_w", // MIPS_INS_SLL_W
|
|
"sltiu", // MIPS_INS_SLTIU
|
|
"slti", // MIPS_INS_SLTI
|
|
"snei", // MIPS_INS_SNEI
|
|
"sov", // MIPS_INS_SOV
|
|
"splati_b", // MIPS_INS_SPLATI_B
|
|
"splati_d", // MIPS_INS_SPLATI_D
|
|
"splati_h", // MIPS_INS_SPLATI_H
|
|
"splati_w", // MIPS_INS_SPLATI_W
|
|
"splat_b", // MIPS_INS_SPLAT_B
|
|
"splat_d", // MIPS_INS_SPLAT_D
|
|
"splat_h", // MIPS_INS_SPLAT_H
|
|
"splat_w", // MIPS_INS_SPLAT_W
|
|
"sra", // MIPS_INS_SRA
|
|
"srai_b", // MIPS_INS_SRAI_B
|
|
"srai_d", // MIPS_INS_SRAI_D
|
|
"srai_h", // MIPS_INS_SRAI_H
|
|
"srai_w", // MIPS_INS_SRAI_W
|
|
"srari_b", // MIPS_INS_SRARI_B
|
|
"srari_d", // MIPS_INS_SRARI_D
|
|
"srari_h", // MIPS_INS_SRARI_H
|
|
"srari_w", // MIPS_INS_SRARI_W
|
|
"srar_b", // MIPS_INS_SRAR_B
|
|
"srar_d", // MIPS_INS_SRAR_D
|
|
"srar_h", // MIPS_INS_SRAR_H
|
|
"srar_w", // MIPS_INS_SRAR_W
|
|
"srav", // MIPS_INS_SRAV
|
|
"sra_b", // MIPS_INS_SRA_B
|
|
"sra_d", // MIPS_INS_SRA_D
|
|
"sra_h", // MIPS_INS_SRA_H
|
|
"sra_w", // MIPS_INS_SRA_W
|
|
"srl", // MIPS_INS_SRL
|
|
"srl16", // MIPS_INS_SRL16
|
|
"srli_b", // MIPS_INS_SRLI_B
|
|
"srli_d", // MIPS_INS_SRLI_D
|
|
"srli_h", // MIPS_INS_SRLI_H
|
|
"srli_w", // MIPS_INS_SRLI_W
|
|
"srlri_b", // MIPS_INS_SRLRI_B
|
|
"srlri_d", // MIPS_INS_SRLRI_D
|
|
"srlri_h", // MIPS_INS_SRLRI_H
|
|
"srlri_w", // MIPS_INS_SRLRI_W
|
|
"srlr_b", // MIPS_INS_SRLR_B
|
|
"srlr_d", // MIPS_INS_SRLR_D
|
|
"srlr_h", // MIPS_INS_SRLR_H
|
|
"srlr_w", // MIPS_INS_SRLR_W
|
|
"srlv", // MIPS_INS_SRLV
|
|
"srl_b", // MIPS_INS_SRL_B
|
|
"srl_d", // MIPS_INS_SRL_D
|
|
"srl_h", // MIPS_INS_SRL_H
|
|
"srl_w", // MIPS_INS_SRL_W
|
|
"ssnop", // MIPS_INS_SSNOP
|
|
"st_b", // MIPS_INS_ST_B
|
|
"st_d", // MIPS_INS_ST_D
|
|
"st_h", // MIPS_INS_ST_H
|
|
"st_w", // MIPS_INS_ST_W
|
|
"sub", // MIPS_INS_SUB
|
|
"subqh_ph", // MIPS_INS_SUBQH_PH
|
|
"subqh_r_ph", // MIPS_INS_SUBQH_R_PH
|
|
"subqh_r_w", // MIPS_INS_SUBQH_R_W
|
|
"subqh_w", // MIPS_INS_SUBQH_W
|
|
"subq_ph", // MIPS_INS_SUBQ_PH
|
|
"subq_s_ph", // MIPS_INS_SUBQ_S_PH
|
|
"subq_s_w", // MIPS_INS_SUBQ_S_W
|
|
"subsus_u_b", // MIPS_INS_SUBSUS_U_B
|
|
"subsus_u_d", // MIPS_INS_SUBSUS_U_D
|
|
"subsus_u_h", // MIPS_INS_SUBSUS_U_H
|
|
"subsus_u_w", // MIPS_INS_SUBSUS_U_W
|
|
"subsuu_s_b", // MIPS_INS_SUBSUU_S_B
|
|
"subsuu_s_d", // MIPS_INS_SUBSUU_S_D
|
|
"subsuu_s_h", // MIPS_INS_SUBSUU_S_H
|
|
"subsuu_s_w", // MIPS_INS_SUBSUU_S_W
|
|
"subs_s_b", // MIPS_INS_SUBS_S_B
|
|
"subs_s_d", // MIPS_INS_SUBS_S_D
|
|
"subs_s_h", // MIPS_INS_SUBS_S_H
|
|
"subs_s_w", // MIPS_INS_SUBS_S_W
|
|
"subs_u_b", // MIPS_INS_SUBS_U_B
|
|
"subs_u_d", // MIPS_INS_SUBS_U_D
|
|
"subs_u_h", // MIPS_INS_SUBS_U_H
|
|
"subs_u_w", // MIPS_INS_SUBS_U_W
|
|
"subu16", // MIPS_INS_SUBU16
|
|
"subuh_qb", // MIPS_INS_SUBUH_QB
|
|
"subuh_r_qb", // MIPS_INS_SUBUH_R_QB
|
|
"subu_ph", // MIPS_INS_SUBU_PH
|
|
"subu_qb", // MIPS_INS_SUBU_QB
|
|
"subu_s_ph", // MIPS_INS_SUBU_S_PH
|
|
"subu_s_qb", // MIPS_INS_SUBU_S_QB
|
|
"subvi_b", // MIPS_INS_SUBVI_B
|
|
"subvi_d", // MIPS_INS_SUBVI_D
|
|
"subvi_h", // MIPS_INS_SUBVI_H
|
|
"subvi_w", // MIPS_INS_SUBVI_W
|
|
"subv_b", // MIPS_INS_SUBV_B
|
|
"subv_d", // MIPS_INS_SUBV_D
|
|
"subv_h", // MIPS_INS_SUBV_H
|
|
"subv_w", // MIPS_INS_SUBV_W
|
|
"suxc1", // MIPS_INS_SUXC1
|
|
"sw", // MIPS_INS_SW
|
|
"sw16", // MIPS_INS_SW16
|
|
"swc1", // MIPS_INS_SWC1
|
|
"swc2", // MIPS_INS_SWC2
|
|
"swc3", // MIPS_INS_SWC3
|
|
"swe", // MIPS_INS_SWE
|
|
"swl", // MIPS_INS_SWL
|
|
"swle", // MIPS_INS_SWLE
|
|
"swm16", // MIPS_INS_SWM16
|
|
"swm32", // MIPS_INS_SWM32
|
|
"swpc", // MIPS_INS_SWPC
|
|
"swp", // MIPS_INS_SWP
|
|
"swr", // MIPS_INS_SWR
|
|
"swre", // MIPS_INS_SWRE
|
|
"swsp", // MIPS_INS_SWSP
|
|
"swxc1", // MIPS_INS_SWXC1
|
|
"swxs", // MIPS_INS_SWXS
|
|
"swx", // MIPS_INS_SWX
|
|
"sync", // MIPS_INS_SYNC
|
|
"synci", // MIPS_INS_SYNCI
|
|
"syscall", // MIPS_INS_SYSCALL
|
|
"teq", // MIPS_INS_TEQ
|
|
"teqi", // MIPS_INS_TEQI
|
|
"tge", // MIPS_INS_TGE
|
|
"tgei", // MIPS_INS_TGEI
|
|
"tgeiu", // MIPS_INS_TGEIU
|
|
"tgeu", // MIPS_INS_TGEU
|
|
"tlbginv", // MIPS_INS_TLBGINV
|
|
"tlbginvf", // MIPS_INS_TLBGINVF
|
|
"tlbgp", // MIPS_INS_TLBGP
|
|
"tlbgr", // MIPS_INS_TLBGR
|
|
"tlbgwi", // MIPS_INS_TLBGWI
|
|
"tlbgwr", // MIPS_INS_TLBGWR
|
|
"tlbinv", // MIPS_INS_TLBINV
|
|
"tlbinvf", // MIPS_INS_TLBINVF
|
|
"tlbp", // MIPS_INS_TLBP
|
|
"tlbr", // MIPS_INS_TLBR
|
|
"tlbwi", // MIPS_INS_TLBWI
|
|
"tlbwr", // MIPS_INS_TLBWR
|
|
"tlt", // MIPS_INS_TLT
|
|
"tlti", // MIPS_INS_TLTI
|
|
"tltiu", // MIPS_INS_TLTIU
|
|
"tltu", // MIPS_INS_TLTU
|
|
"tne", // MIPS_INS_TNE
|
|
"tnei", // MIPS_INS_TNEI
|
|
"trunc_l_d", // MIPS_INS_TRUNC_L_D
|
|
"trunc_l_s", // MIPS_INS_TRUNC_L_S
|
|
"ualh", // MIPS_INS_UALH
|
|
"ualwm", // MIPS_INS_UALWM
|
|
"ualw", // MIPS_INS_UALW
|
|
"uash", // MIPS_INS_UASH
|
|
"uaswm", // MIPS_INS_UASWM
|
|
"uasw", // MIPS_INS_UASW
|
|
"v3mulu", // MIPS_INS_V3MULU
|
|
"vmm0", // MIPS_INS_VMM0
|
|
"vmulu", // MIPS_INS_VMULU
|
|
"vshf_b", // MIPS_INS_VSHF_B
|
|
"vshf_d", // MIPS_INS_VSHF_D
|
|
"vshf_h", // MIPS_INS_VSHF_H
|
|
"vshf_w", // MIPS_INS_VSHF_W
|
|
"wait", // MIPS_INS_WAIT
|
|
"wrdsp", // MIPS_INS_WRDSP
|
|
"wrpgpr", // MIPS_INS_WRPGPR
|
|
"wsbh", // MIPS_INS_WSBH
|
|
"xor", // MIPS_INS_XOR
|
|
"xor16", // MIPS_INS_XOR16
|
|
"xori_b", // MIPS_INS_XORI_B
|
|
"xori", // MIPS_INS_XORI
|
|
"xor_v", // MIPS_INS_XOR_V
|
|
"yield", // MIPS_INS_YIELD
|